

AB/D切换，4.5W×2，双通道带立体声耳机模式D类音频放大器

摘要

CS8573E是一款带AB/D切换，双桥音频功率放大器芯片，采用6.0V电源供电；在THD+N等于10%情况下，能为一个4Ω的负载提供4.5W的连续功率。此外，当接立体耳机时，芯片可以单端工作模式驱动立体耳机。

CS8573E双通道音频功率放大器是为需要输出高质量音频功率的系统设计的，它采用表面贴装技术，只需少量的外围器件，便使系统具备高质量的音频输出功率。CS8573E采用双通道设计使芯片具有了桥式联接扬声器放大和单终端立体耳机放大两种工作模式，简化了音频系统的外围电路设计。

CS8573E内置了低功耗待机电路和过热保护电路，同时内置了杂音消除电路，可以消除芯片启动和关断过程中的咔嗒声或噼噗声。

CS8573E提供了ESOP16L的封装形式，额定的工作温度范围为-40°C至85°C。

描述

每通道输出功率(D类模式)	每通道输出功率(AB类模式)
Po at 10% THD+N, VDD = 6V RL = 8 Ω 2.30W(每通道)	Po at 10% THD+N, VDD = 6V RL = 8 Ω 2.00W(每通道)
RL = 4 Ω 4.50W(每通道)	RL = 4 Ω 4.00W(每通道)
Po at 10% THD+N, VDD = 5V RL = 8 Ω 1.60W(每通道)	Po at 10% THD+N, VDD = 5V RL = 8 Ω 1.40W(每通道)
RL = 4 Ω 3.20W(每通道)	RL = 4 Ω 2.80W(每通道)
Po at 10% THD+N, VDD = 3.6V RL = 8 Ω 0.90W(每通道)	Po at 10% THD+N, VDD = 3.6V RL = 8 Ω 0.80W(每通道)
RL = 4 Ω 1.70W(每通道)	RL = 4 Ω 1.50W(每通道)

- 工作电压范围：2.7V到6.2V
- “咔嗒声和噼噗声”抑制电路
- SE模式，RL=32Ω,输出平均功率75mW,THD(max)<0.1%
- 低关断电流(<0.1μA)
- 过流保护，短路保护和热保护
- 符合RoHS的无铅封装

应用:

- LCD-TV
- 笔记本电脑
- 数码相框
- USB接口的扬声器

封装

- ESOP16L

典型应用线图





图 1 CS8573E应用线路图

管脚排列以及描述(图2)



管脚说明

CS8573E管脚	说明	输入/输出	功能
1	SHUTDOWN	输入	关断端口,高电平关断
2,15	PGND	地	功率地
3	OUTA+	输出	正向输出端A
4,13	PVDD	电源	电源端
5	OUTA-	输出	反向输出端 A
6	AVDD	电源	模拟电源
7	INA	输入	音频信号输入端A
8	AGND	地	模拟地
9	MODE	输入	AB/D切换管脚,置高为D类模式,置低为AB类模式
10	BYPASS	输入	电压基准端
11	INB	输入	音频信号输入端B
12	OUTB-	输出	反向输出端B
14	OUTB+	输出	正向输出端B
16	HP-IN	输入	耳机/立体模式选择

极限参数表¹

参数	描述	数值	单位
V _{DD}	无信号输入时供电电源	6.5	V
V _I	输入电压	-0.3 to V _{DD} +0.3	V
T _J	结工作温度范围	-40 to 150	°C
T _{SDR}	引脚温度 (焊接15秒)	220	°C
T _{STG}	存储温度范围	-65 to 150	°C

推荐工作环境

参数	描述	数值	单位
V _{DD}	电源电压	2.7~6.2	V
T _A	环境温度范围	-40~85	°C
T _j	结温范围	-40~150	°C

热效应信息

参数	描述	数值	单位
θ _{JA}	封装热阻---芯片到环境热阻	45	°C/W
θ _{JC}	封装热阻---芯片到封装表面热阻	10	°C/W

订购信息

产品型号	封装形式	器件标识	包装尺寸	卷带宽度	数量
CS8573E	ESOP16L			管装	50

ESD 范围

ESD 范围HBM(人体静电模式) ----- ±4kV

ESD 范围 MM(机器静电模式) ----- ±400V

1. 上述参数仅仅是器件工作的极限值，不建议器件的工作条件超过此极限值，否则会对器件的可靠性及寿命产生影响，甚至造成永久性损坏。

2. PCB板放置CS8573E的地方,需要有散热设计.使得CS8573E底部的散热片和PCB板的散热区域相连，并通过过孔和地相连。



上海智浦欣微电子有限公司
Chipstar Micro-electronics

CS8573E

电气参数 ($V_{DD}=5V$, $T_A=25^\circ C$, 除非特殊说明)

参数	描述	测试条件	CS8563S			单位
			最小值	典型值	最大值	
V_{DD}	供电电源		2.7			V
					6.2	V
I_{DD}	静态电流	$V_{IN}=0V, I_{O}=0A, HP-IN=0V$		10	13	mA
		$V_{IN}=0V, I_{O}=0A, HP-IN=4V$		7		
I_{SD}	关断电流	Shutdown管脚接地		0.04	1	μA
$V_{IH(SD)}$	SD输入高电平		1.4			V
$V_{IL(SD)}$	SD输入低电平				0.4	V
V_{IH}	HP,ABD输入高电平		$V_{DD}-1$			V
V_{IL}	HP,ABD输入低电平				0.9	V

桥接模式电气特性 ($V_{DD}=5V$, $T_A=25^\circ C$, 除非特殊说明, 测试数据针对产品的D类模式)

参数	描述	测试条件	CS8573E			单位
			典型值	极限值		
V_{OS}	输出失调电压	$V_{IN}=0V$	5	50	mV(max)	
P_o	输出功率	D类模式	THD+N = 10%, f = 1 kHz, $R_L=4\Omega, V_{DD}=6V$ THD+N = 1%, f = 1 kHz, $R_L=4\Omega, V_{DD}=6V$ THD+N = 10%, f = 1 kHz, $R_L=4\Omega, V_{DD}=5V$ THD+N = 1%, f = 1 kHz, $R_L=4\Omega, V_{DD}=5V$	4.55 3.70 3.20 2.60		W W W W
		AB类模式	THD+N = 10%, f = 1 kHz, $R_L=4\Omega, V_{DD}=6V$ THD+N = 1%, f = 1 kHz, $R_L=4\Omega, V_{DD}=6V$ THD+N = 10%, f = 1 kHz, $R_L=4\Omega, V_{DD}=5V$ THD+N = 1%, f = 1 kHz, $R_L=4\Omega, V_{DD}=5V$	4.00 3.20 2.80 2.30		W W W W
		THD+N=1%,f=1kHz, $R_L=32\Omega,V_{DD}=5V$ (D类模式)			0.37	W
T_{WU}	启动时间	$V_{DD}=5.0V, C_{bypass}=2.2\mu F$	400		ms	
THD+N	总谐波失真	$20Hz \leq f \leq 20kHz, A_{VD} = 2, R_L=8\Omega, P_o=1W$	0.1		%	
PSRR	电源抑制比	$V_{DD} = 5V, V_{RIPPLE} = 200mV_{RMS}, R_L = 8\Omega, C_B = 1.0\mu F$	67		dB	
X_{TALK}	通道隔离度	$f = 1 kHz, C_B = 1.0 \mu F$	90		dB	
SNR	信噪比	$VDD = 5V, P_o = 1.1W, R_L = 8\Omega$	98		dB	

单端模式电气特性 ($V_{DD}=5V$, $T_A=25^\circ C$, 除非特殊说明)

参数	描述	测试条件	CS8573E			单位
			典型值	极限值		
V_{OS}	输出失调电压	$V_{IN}=0V$	5	50	mV(max)	
P_o	输出功率	THD+N=0.5%,f=1kHz, $R_L=32\Omega$ THD+N=1%,f=1kHz, $R_L=8\Omega$ THD+N=10%,f=1kHz, $R_L=8\Omega$	85 340 440	75	mW(min) mW mW	
THD+N	总谐波失真	$20Hz \leq f \leq 20kHz, A_{VD} = -1, P_o=75mW, R_L=32\Omega$	0.02		%	
PSRR	电源抑制比	$V_{RIPPLE} = 200mV_{RMS}, R_L = 8\Omega, C_B = 1.0\mu F$	52		dB	
X_{TALK}	通道隔离度	$f = 1 kHz, C_B = 1.0 \mu F$	60		dB	
SNR	信噪比	$VDD = 5V, P_o = 340mW, R_L = 8\Omega$	95		dB	

典型特征曲线(D类模式)




Figure 3. THD+N vs. Output Power
6V, 8Ω, BTL at f=1 kHz




Figure 4. THD+N vs. Output Power
3V, 8Ω, BTL at f=1 kHz




Figure 5. THD+N vs. Output Power
SE mode, 5V, 32Ω, f=1 kHz




Figure 6. THD+N vs. Output Power
SE mode, 3V, 32Ω, f=1 kHz




Figure 7. THD+N vs. Output Power
BTL mode, 6V, 4Ω, f=1 kHz










Figure 8. THD+N vs. Output Power
BTL mode, 3V, 4Ω, f=1 kHz

典型特征曲线(D类模式)

Figure 9. THD+N vs. Frequency
BTL mode, 6V, 8Ohm, Po=800mWFigure 10. THD+N vs. Frequency
BTL mode, 3V, 8Ohm, Po=300mWFigure 11. THD+N vs. Frequency
SE mode, 6V, 32Ohm, Po=70mWFigure 12. THD+N vs. Frequency
SE mode, 3V, 32Ohm, Po=20mWFigure 13. THD+N vs. Frequency
BTL mode, 6V, 4Ohm, Po=1WFigure 14. THD+N vs. Frequency
BTL mode, 3V, 4Ohm, Po=500mW

典型特征曲线(D类模式)




Figure 15. PSRR vs. Freq
BTL mode, 6V, 8Ohm, 200mVpp
Input terminated




Figure 16. PSRR vs. Freq
BTL mode, 3V, 8Ohm, 200mVpp
Input terminated




Figure 17. PSRR vs. Freq
BTL mode, 6V, 8Ohm, 200mVpp
Input unterminated




Figure 18. PSRR vs. Freq
BTL mode, 3V, 8Ohm, 200mVpp
Input unterminated




Figure 19. PSRR vs. Freq
SE mode, 6V, 32Ohm, 200mVpp
Input terminated
















Figure 20. PSRR vs. Freq
SE mode, 3V, 32Ohm, 200mVpp
Input terminated







典型特征曲线(D类模式)







典型特征曲线(D类模式)

Figure 27. Crosstalk
BTL mode, 6V, 8Ω, $P_o=1W$ Figure 28. Crosstalk
BTL mode, 3V, 8Ω, $P_o=0.3W$ Figure 29. Crosstalk
SE mode, 6V, 32Ω, $P_o=80mW$ Figure 30. Output Power vs. Power Supply
BTL mode, $f=1\text{ kHz}$, $R_L=8\text{ Ohm}$ Figure 31. Power Dissipation vs. Output Power
BTL mode, 5V, $f=1\text{ kHz}$, $R_L=8\text{ Ohm}$, $\text{THD+N}<=1\%$ Figure 32. Power Dissipation vs. Output Power
SE mode, 5V, $f=1\text{ kHz}$, $R_L=32\text{ Ohm}$

典型特征曲线(AB类模式)

Figure 33. THD+N vs. Output Power
BTL mode, 6V, 4Ohm, f=1 kHzFigure 34. THD+N vs. Output Power
BTL mode, 3V, 4Ohm, f=1 kHzFigure 35. PSRR vs. Freq
BTL mode, 6V, 8Ohm, 200mVppFigure 36. PSRR vs. Freq
BTL mode, 3V, 8Ohm, 200mVpp
Input terminatedFigure 37. Frequency Response
BTL mode, 6V, 8OhmFigure 38. Frequency Response
BTL mode, 3V, 8Ohm

典型特征曲线(AB类模式)

Figure 39. Crosstalk
BTL mode, 6V, 8Ω, $P_o=1W$ Figure 41. Crosstalk
BTL mode, 3V, 8Ω, $P_o=0.3W$ Figure 43. Output Power vs. Power Supply
BTL mode, $f=1\text{ kHz}$, $RL=8\text{ Ohm}$ Figure 44. Power Dissipation vs. Output Power
BTL mode, 5V, $f=1\text{ kHz}$, $RL=8\text{ Ohm}$, $\text{THD}+\text{N}\leq 1\%$

应用信息

CS8573E基本结构描述

CS8573E是双端输出的立体声音频功率放大器，内部集成两级四个运算放大器，构成双通道（A,B通道）立体音频放大器，（以下为A通道的论述，同时也适合于B通道）放大器A1的增益是外部配置结构决定的，闭环增益通过配置R_f和R_i来决定；而放大器A2的增益有内部电阻结构决定，固定为-1，A2构成倒相放大器。驱动的负载连接到两个放大器输出端之间。放大器A1的输出作为放大器A2的输入，这样导致两个放大器产生幅值相同，相位差180°利用相位不同，当负载连接于-OUTA和+OUTA输出端之间且为差动输出时（通常被称作“桥式模型”），该IC各通道的差动增益为：

$$Avd = \frac{R_f}{R_i} \quad (1)$$

CS8573E的反馈电阻 R_f = 300kΩ，输入电阻 R_i 为 30kΩ 所以闭环增益是 20dB。

桥式模型放大器的运行不同于单终端放大器结构，在单终端结构中负载的一端接放大器的输出而另一端接地。桥式放大器设计比单终端结构有一些明显的优点：当它给负载提供差动驱动时，负载两端的电压为单终端情况下的两倍。因此，在相同条件下，假定放大器没有电流限制或断路，可获得的输出功率中，这种增加导致输出功率可能是单终端放大器的4倍。当选定一个的放大器闭环增益时，为了不引起过分失真（过分失真将会损坏扬声器系统中的高频率传感器），对电路的设计有一定的要求，请参考“音频功率放大器设计”部分。放大器桥式结构优于单终端的第二个优点是，由于A通道和B通道的差动输出均在半供给中偏置，通过负载不存在净直流电压，这就消除了单电源、单终端模式下存在的输出耦合电容。单电源下，单终端放大器中，则需通过负载的半供给偏置来消除输出耦合电容，这样便会导致内部IC功耗的增加，以及扬声器永久性损坏。

电源旁路

对于任何功率放大器，适当的电源旁路对于低噪声性能和高电源抑制是非常关键的。典型运用中，使用一个6V的调节器，这个调节器具有一个10μF 和一个1μF 的旁路电容，有助于电源稳定降低输入噪声和改善电源瞬态响应。在电源和地间连接电容的导线及内部连线应尽可能缩短。在管脚BYPASS与地间连接一个1μF 的电容 C_B 可改善内部偏置电压的稳定性和提高放大器的抑制比 PSRR，当 C_B 增大时 PSRR 也随之提高，但 C_B 增加太大则会影响放大器的降噪性能。

欠压锁定(UVLO)

CS8573E内部具有低电压检测电路，当电源电压下降到1.8V以下时，CS8573E将关闭输出，直到V_{DD} ≥ 2.7V时器件再次开启回到正常状态。

短路保护

CS8573E内部具有短路保护功能，一旦检测到输出与输出、输出与地或电源短路，芯片会立即关闭输出，避免

过热保护

当芯片的温度超过150°C时，热保护电路将起作用，芯片自动被关断。由于芯片制造工艺的差异，不同的芯片之间最大有±15°C的偏差，当温度降低30°C后CS8573E继续正常工作。

输入电容 (C_i)

对于便携式设计，较大输入电容既昂贵又占用空间，因此需要恰当的输入耦合电容，但在许多应用便携式扬声器的例子中，无论内部还是外部，很少可以出现低于100Hz至150Hz的信号。因此使用一个大的输入电容不会增加系统性能，输入电容 (C_i) 和输入电阻 (R_i) 组成一个高通滤波器，截止频率为

$$f_c = \frac{1}{(2\pi R_{in} C_{in})}$$

除了系统损耗和尺寸，POP声受输入耦合电容 C_i 的影响，较大的输入耦合电容需要更多的电荷才能到达它的静态电压 (1/2V_{DD})。这些电荷需要内部反馈电路提供，因此，在保证低频性能的前提下，减小输入电容可以减少启动POP声。

模拟基准旁路电容(C_{BYP})

模拟基准旁路电容 (C_{BYP}) 是最关键的电容，它与几个重要性能相关，在从关闭模拟启动或复位时，C_{BYP}决定了放大器开启的速度。第二个功能是减少电源与输出驱动信号耦合时制造的噪声，这些噪声来自于内部模拟基准或放大器等其它器件，会降低CS8573E的PSRR和THD+N性能。建议使用2.2μF的电容，使用更大的电容可以减小噪声，提高PSRR，但是会延长启动时间。

关断模式


为了节电，在不使用放大器时，可以关闭放大器，CS8573E有关断控制管脚SD，可以控制放大器是否工作，该管脚内部有400kΩ的上拉电阻。当需要关断CS8573S的时候，只需要将SD管脚浮空或者接VDD，当需要启动CS8573S的时候，只需将SD管脚直接接地即可。

表1SHUTDOWN 和HPSENSE 操作的逻辑真值表

SHUTDOWN	HPSENSE	工作模式
低	逻辑低	桥式放大
低	逻辑高	单端放大
高	逻辑低/高	关断

HPSENSE功能

给HPSense加上一个4V~VDD的电压可关断运算放大模块A2和A4，使桥式连接的负载失效。当此IC处于单端工作模式时静态电流也会随之减小。



立体耳机工作电路示意图

上图为耳机控制功能工作示意图，当没有耳机插头接入插孔时，R1-R2 分压电阻使提供到HPSense 管脚的电压近似为50mV，驱动A3 和A4 处于工作状态，使CS8573E 工作于桥式模式。输出耦合电容隔离半供给直流电压，起到保护耳机的作用。输入HPSense管脚的高电平为4V。当CS8573E工作于桥式模式时，实质上负载两端的电压为0V。因此甚至为理想状态下，难以引发放大器处于单终端输出的工作模式。耳机接入耳机插孔使得耳机插孔与-OUTA 分离并使R1 上接HPSense 管脚的电压至VDD。这样耳机关断功能能把A2 和A4 给关断且桥式连接的扬声器就不工作了，放大器便驱动输出耦合阻抗为R2 和R3 的耳机，当耳机阻抗为典型值32Ω时，输出耦合阻抗R2、R3 对CS8573E 输出驱动能力的影响可忽略不计。图34 也是耳机插孔的内部连接关系示意图，插孔为一组三线插头的设计，尖端和环分别为立体双声道的一个信号输出，然而最外端的环为地。当连接耳机时有一个控制端连接的耳机插孔足以驱动HPSense 管脚。一个微处理器或开关可以代替耳机插孔中连接控制端的功能，微处理器或开关向HPSense 提供4V~VDD 的电压，这样连接扬声器的桥式模式便停止工作且A1 和A2 分别驱动耳机的左、右声道。

AB/D模式控制


CS8573E具有AB/D两种工作模式，MODE脚内部有200kΩ的上拉电阻。当需要CS8573E工作在D类模式下，MODE脚浮空或者接VDD；当需要CS8573E工作在AB类模式下，MODE脚直接接地即可。

Bypass电容的选取

仔细考虑与BYPASS 管脚相连的电容CB 可使输入电容的尺寸减到最小。因为CB 决定CS8573E 静态工作点的稳定性，所以当开启有爆裂的输入信号时它的值非常关键。CS8573E的输出倾斜到静态直流电压 ($V_{DD}/2$) 越慢，则开启的pop声越小。选取2.2uF 的CB 且Ci 为小电容 (0.1 uf 到0.39 uf 的范围)，则可得到一个“滴答声”和“Pop声”都较小的关断功能。鉴于以上讨论，选取可满足带宽需要的、不太大的Ci 有助于使“滴答声”和“Pop”减到最小。


磁珠和电容

CS8573E在没有磁珠和电容的情况下，对于60cm的音频线，仍可满足FCC标准的要求。在输出音频线过长或器件布局靠近EMI敏感设备时，建议使用电感，电容。电感和电容要尽量靠近CS8573E放置，其参数设置如下：



封装信息

CS8573E ESOP16L



SYMBOL	ESOP16L			
	MILLIMETERS		INCHES	
	MIN.	MAX.	MIN.	MAX.
A		1.75		0.069
A1	0.00	0.15	0.000	0.006
A2	1.25		0.049	
b	0.31	0.51	0.012	0.020
c	0.17	0.25	0.007	0.010
D	9.80	10.00	0.386	0.394
D1	3.50	4.50	0.138	0.177
E	5.80	6.20	0.228	0.244
E1	3.80	4.00	0.150	0.157
E2	2.00	3.00	0.079	0.118
e	1.27 BSC		0.050 BSC	
h	0.25	0.50	0.010	0.020
L	0.40	1.27	0.016	0.050
□	0°	8°	0°	8°

- Note : 1. Follow from JEDEC MS-012 BC.
 2. Dimension "D" does not include mold flash, protrusions or gate burrs.
 Mold flash, protrusion or gate burrs shall not exceed 6 mil per side.
 3. Dimension "E" does not include inter-lead flash or protrusions.
 Inter-lead flash and protrusions shall not exceed 10 mil per side.



MOS电路操作注意事项：

静电在很多地方都会产生，采取下面的预防措施，可以有效防止MOS电路由于受静电放电影响而引起的损坏：

- 操作人员要通过防静电腕带接地。
- 设备外壳必须接地。
- 装配过程中使用的工具必须接地。
- 必须采用导体包装或抗静电材料包装或运输。

CHIPSTAR MICRO-ELECTRONICS

声明:

- 上海智浦欣微电子有限公司保留说明书的更改权，恕不另行通知！客户在使用前应获取最新版本资料，并验证相关信息是否完整和最新。
- 任何半导体产品在特定条件下都有一定的失效或发生故障的可能，买方有责任在使用上海智浦欣产品进行系统设计和整机制造时遵守安全标准并采取安全措施，以避免潜在失败风险可能造成人身伤害或财产损失情况的发生！
- 产品品质的提升永无止境，上海智浦欣微电子有限公司将竭诚为客户提供更优秀的产品！